새벽 2시의 디버깅 새벽 2시의 디버깅

Paging table의 문제점지난번에 포스팅했던 페이지를 보면 문제가 있었다. 가상 주소 → 물리 주소로 변환하는 과정은 생각보다 꽤 비싸다. 일반적으로는 페이지 테이블(Page Table) 을 한 번 거쳐야 하니까, CPU 입장에선 "메모리 한 번 읽으려는데 두 번이나 가야 하는 것"이다. 위 사진을 보면 메모리에서 PTE를 읽을때와, 메모리에서 PA 컨텐츠를 읽을 때 총 2번의 메모리 접근이 일어난다. 그래서 등장한 게 바로 , TLB (Translation Lookaside Buffer)이다. 이름만 보면 뭔가 거창하지만, 쉽게 말하면 주소 변환 캐시(address translation cache)다. TLB: 주소 변환의 캐시TLB는 CPU 안의 MMU(Memory Management Un..